摘要：本設(shè)計(jì)以凌陽(yáng)16位單片機(jī)SPCE061A為核心控制器件，配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高級(jí)設(shè)計(jì)工具System Generator，制作完成本數(shù)字式外差頻譜分析儀。前端利用高性能A/D對(duì)被測(cè)信號(hào)進(jìn)行采集，利用FPGA高速、并行的處理特點(diǎn)，在FPGA內(nèi)部完成數(shù)字混頻，數(shù)字濾波等DSP算法。
SPCE061A單片機(jī)是整個(gè)設(shè)計(jì)的核心控制器件，根據(jù)從鍵盤接受的數(shù)據(jù)控制整個(gè)系統(tǒng)的工作流程，包括控制FPGA工作以及控制雙路D/A在模擬示波器屏幕上描繪頻譜圖。人機(jī)接口使用128×64液晶和4×4鍵盤。本系統(tǒng)運(yùn)行穩(wěn)定，功能齊全，人機(jī)界面友好。
關(guān)鍵字：SPCE061A 簡(jiǎn)易頻譜分析儀

一、方案論證
　　頻譜分析儀是在頻域上觀察電信號(hào)特征，并在顯示儀器上顯示當(dāng)前信號(hào)頻譜圖的儀器。從實(shí)現(xiàn)方式上可分為模擬式與數(shù)字式兩類方案，下面對(duì)兩種方案進(jìn)行比較：
　　方案一 ：模擬式頻譜分析儀
　　模擬方式的頻譜儀以模擬濾波器為基礎(chǔ)，通常有并行濾波法、順序?yàn)V波法，可調(diào)濾波法、掃描外差法等實(shí)現(xiàn)方法，現(xiàn)在廣泛應(yīng)用的模擬頻譜分析儀設(shè)計(jì)方案多為掃描外差法，此方案原理框圖如圖1.1：

圖 1.1 模擬外差式頻譜儀原理框圖

　　圖中的掃頻振蕩器是儀器內(nèi)部的振蕩源，當(dāng)掃頻振蕩器的頻率 在一定范圍內(nèi)掃動(dòng)時(shí)，輸入信號(hào)中的各個(gè)頻率分量 在混頻器中產(chǎn)生差頻信號(hào)（ ），依次落入窄帶濾波器的通帶內(nèi)（這個(gè)通帶是固定的），獲得中頻增益，經(jīng)檢波后加到Y(jié)放大器，使亮點(diǎn)在屏幕上的垂直偏移正比于該頻率分量的幅值。由于掃描電壓在調(diào)制振蕩器的同時(shí)，又驅(qū)動(dòng)X放大器，從而可以在屏幕上顯示出被測(cè)信號(hào)的線狀頻譜圖。這是目前常用模擬外差式頻譜儀的基本原理。模擬外差式頻譜儀具有高帶寬和高頻率分辨率等優(yōu)點(diǎn)，但是模擬器件調(diào)試復(fù)雜，短期實(shí)現(xiàn)有難度，尤其是在對(duì)頻譜信息的存儲(chǔ)和分析上，遜色于新興的數(shù)字化頻譜儀方案。
　　方案二：數(shù)字式頻譜分析儀
　　數(shù)字式頻譜儀通常使用高速A/D采集當(dāng)前信號(hào)，然后送入處理器處理，最后將得到的各頻率分量幅度值數(shù)據(jù)送入顯示器顯示，其組成框圖如圖1.2：

圖 1.2 數(shù)字式頻譜儀組成框圖

　　按照對(duì)信號(hào)處理方式的不同，數(shù)字式頻譜儀可分為以下三種：
　　(1)基于FFT技術(shù)的數(shù)字頻譜儀：
　　這種頻譜儀利用快速傅里葉變換可以將被測(cè)信號(hào)分解成分立的頻率分量，達(dá)到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。這種新型的頻譜分析儀采用數(shù)字方法直接由模擬/數(shù)字轉(zhuǎn)換器(ADC)對(duì)輸入信號(hào)取樣，再經(jīng)FFT處理后獲得頻譜分布圖。FFT技術(shù)的數(shù)字式頻譜分析儀在速度上明顯超過傳統(tǒng)的模擬式頻譜分析儀，能夠進(jìn)行實(shí)時(shí)分析。但由于FFT所取的是有限長(zhǎng)度，運(yùn)算的點(diǎn)數(shù)也是有限的，因此，實(shí)現(xiàn)高掃頻寬度和高頻率分辨率需要高速A/D轉(zhuǎn)換器和高速數(shù)字器件的配合。
　　(2)基于數(shù)字濾波法的數(shù)字式頻譜儀
　　這種頻譜儀原理上等同于模擬頻譜儀中的并行濾波法或可調(diào)濾波法，通過設(shè)置多個(gè)窄帶帶通數(shù)字濾波器，或是中心頻率可變的帶通數(shù)字濾波器，提取信號(hào)經(jīng)過數(shù)字濾波器的幅度值，實(shí)現(xiàn)測(cè)量信號(hào)頻譜的目的，該方法受到數(shù)字器件資源的限制，無法設(shè)置足夠多的數(shù)字濾波器，從而無法實(shí)現(xiàn)高頻率分辨率和高掃頻寬度。
　　(3)基于外差原理的數(shù)字式頻譜儀
　　"數(shù)字式外差"原理是把模擬外差式頻譜分析儀中的各模塊利用數(shù)字可編程器件實(shí)現(xiàn)，其原理框圖如圖1.3：

圖1.3 基于外差原理的數(shù)字式頻譜儀原理框圖

　　信號(hào)經(jīng)高速A/D采集送入處理器，通過硬件乘法器與本地由DDS產(chǎn)生的本振掃頻信號(hào)混頻，變頻后信號(hào)不斷移入低通數(shù)字濾波器，然后提取通過低通濾波器的信號(hào)幅度，根據(jù)當(dāng)前頻率和提取到的幅度值，即可以繪制當(dāng)前信號(hào)頻譜圖。
　　該方案利用數(shù)字器件實(shí)現(xiàn)傳統(tǒng)方式上的外差式掃頻儀，不但提高了速度，同時(shí)還可以對(duì)頻譜信息實(shí)現(xiàn)存儲(chǔ)和分析。理論上，只要數(shù)字濾波器的階數(shù)足夠高，頻率分辨率可以做到很小，相比FFT數(shù)字頻譜儀方案和數(shù)字濾波法，系統(tǒng)中只要使用一個(gè)固定截止頻率的低通濾波器，消耗資源少，同時(shí)可以省去大容量的存儲(chǔ)器，這就在保證系統(tǒng)精度的前提下提高了系統(tǒng)集成度，節(jié)省了寶貴的片內(nèi)資源。
　　鑒于系統(tǒng)要求基于超外差原理設(shè)計(jì)頻譜分析儀，權(quán)衡超外差頻譜儀的模擬方案與數(shù)字方案，本系統(tǒng)采取方案二中的數(shù)字外差法方案。

二、 詳細(xì)軟硬件設(shè)計(jì)
　　系統(tǒng)采用XILINX VIRTEX-II 100萬門的FPGA，將本振掃頻，混頻，放大，低通濾波，提取峰值等工作全部數(shù)字化實(shí)現(xiàn)?？刂品矫?，由凌陽(yáng)單片機(jī)SPCE061A作為控制核心，實(shí)現(xiàn)人機(jī)接口和最后頻譜圖的模擬示波器顯示，系統(tǒng)構(gòu)成框圖如圖2.1：

圖 2.1數(shù)字外差式頻譜儀系統(tǒng)構(gòu)成框圖

　　1、硬件設(shè)計(jì)
　?。?） 信號(hào)采集電路
　　系統(tǒng)要求輸入信號(hào)有效值20mV5mV，輸入阻抗為50Ω，對(duì)于這種小信號(hào)，首先需要經(jīng)過前級(jí)放大才能避免誤差和干擾，前端運(yùn)放采用高速運(yùn)放THS4501，370MHz單位增益帶寬，差分輸出，按照芯片數(shù)據(jù)手冊(cè)建議，反饋電阻選取5.1K，此時(shí)前級(jí)增益為10倍。A/D選用TI公司的10位高速模/數(shù)轉(zhuǎn)換器AD5102，AD5102為低功耗CMOS、1.8V單電源供電、1V峰峰值輸入、65MSPS模/數(shù)轉(zhuǎn)換器，數(shù)據(jù)總線為10位并行三態(tài)輸出，AD5102采用差分輸入，可以有效抑制共模噪聲。信號(hào)采集部分硬件電路圖見圖2.2。

圖 2.2前端采集系統(tǒng)電路圖

　　（2） 控制核心設(shè)計(jì)
　　控制核心采用凌陽(yáng)16位單片機(jī)SPCE061A，實(shí)現(xiàn)數(shù)據(jù)處理、與FPGA通訊、人機(jī)交互以及示波器控制。 SPCE061A豐富的中斷源、可編程的I/O口及友好的調(diào)試環(huán)境為我們的設(shè)計(jì)提供了方便。
　　凌陽(yáng)單片機(jī)SPCE061A內(nèi)部結(jié)構(gòu)圖如圖2.3：

圖 2.3 凌陽(yáng)內(nèi)部結(jié)構(gòu)圖

　?。?）運(yùn)算核心設(shè)計(jì)
　　本系統(tǒng)以XILINX 100萬門 FPGA Virtex-II 為作為運(yùn)算核心，它除了內(nèi)含大量可配置邏輯模塊(CLB) ，輸人輸出模塊(IOB)邏輯資源和布線資源外，還具有以下特點(diǎn)：
　　a) 內(nèi)部時(shí)鐘速度可達(dá)420MHz，且具有豐富的全局時(shí)鐘資源和數(shù)字時(shí)鐘管理模塊(DCM)，可以獲得較小的時(shí)鐘抖動(dòng)。
　　b）具有為算術(shù)運(yùn)算而特別設(shè)計(jì)的硬件結(jié)構(gòu)，如18 bit×18 bit嵌入式硬件乘法器、快速進(jìn)位鏈等。
　　c) 包含豐富的模塊化RAM。
　　這些特點(diǎn)簡(jiǎn)化了邏輯設(shè)計(jì)，縮短了設(shè)計(jì)時(shí)間，為實(shí)現(xiàn)高速、實(shí)時(shí)DSP處理提供了極大的便利。
　　（4）示波器顯示部分設(shè)計(jì)
　　X-Y軸信號(hào)輸出采用速度為10MHz的TLC7528雙路D/A轉(zhuǎn)換器，由凌陽(yáng)單片機(jī)SPCE061A控制，電路圖如圖2.4：

圖 2.4 示波器控制電路

　　考慮到輸出的譜線較為陡峭的情況，為避免因?yàn)檫\(yùn)放擺率過小，顯示時(shí)造成拖尾現(xiàn)象，選用壓擺率為12V/us的運(yùn)放LF356。
　　（5）供電設(shè)計(jì)
　　電源系統(tǒng)是影響系統(tǒng)穩(wěn)定性的重要因素。由于系統(tǒng)上的器件要求供電有1.5V，1.8V，3.3V， 5V， 12V等多種電壓，電源系統(tǒng)采用了多路獨(dú)立供電的方式，1.5V/1.8V/3.3V都由專用電源芯片TPS54613獨(dú)立供電， 5V由7805/7905提供， 12V由7812/7912提供。
　　同時(shí)，由于整個(gè)系統(tǒng)主要有高速的數(shù)字器件組成。系統(tǒng)在工作中，數(shù)字器件會(huì)在電源和地上引入大量的脈沖干擾。對(duì)于高精度小信號(hào)的A/D轉(zhuǎn)換器，為了保證采樣精度，要求采樣A/D的電源和地的噪聲很小。解決方案是通過π型濾波隔離數(shù)字部分和模擬部分供電，同時(shí)對(duì)數(shù)字地與模擬地實(shí)現(xiàn)布線隔離，并且通過電感把兩部分地單點(diǎn)連接。電路圖如圖2.5：

圖 2.5 π型網(wǎng)絡(luò)

　　供電部分硬件電路圖見圖2.6。

圖 2.6 供電部分硬件電路圖

　　2、軟件設(shè)計(jì)
　　（1）單片機(jī)部分
　　軟件開發(fā)平臺(tái)：
　　◆ 操作系統(tǒng)Windows Xp sp2
　　◆ 開發(fā)環(huán)境u'nSP IDE 1.8.4
　　軟件流程圖如圖2.7所示：

圖 2.7 單片機(jī)軟件流程

　?。?） FPGA部分
　　軟件開發(fā)平臺(tái)：
　　◆ 操作系統(tǒng)Windows Xp sp2
　　◆ 開發(fā)環(huán)境 XILINX System Generator 6.3
　　◆ XILINX ISE 6.3
　　◆ MATLAB 6.5
　　◆ 綜合工具Synplify Pro 7.6
　　◆ 仿真環(huán)境ModleSim 6.5Se
　　◆ 調(diào)試工具ChipScope 6.3

　　本系統(tǒng)FPGA軟件設(shè)計(jì)采用Xilinx 提供的DSP設(shè)計(jì)工具System Generator。
　　首先利用System Generator對(duì)需要的操作進(jìn)行數(shù)字的描述，然后得出算法的硬件實(shí)現(xiàn)。System Generator設(shè)計(jì)的流程包括以下幾個(gè)步驟：
　　（1）用數(shù)學(xué)語(yǔ)言來描述算法；
　?。?）在設(shè)計(jì)環(huán)境中實(shí)現(xiàn)算法，開始時(shí)用雙精度；
　?。?）把雙精度算法轉(zhuǎn)換成固定點(diǎn)算法；
　?。?）把設(shè)計(jì)翻譯成有效的硬件。
　　Simulink提供了一個(gè)可以創(chuàng)建和仿真動(dòng)態(tài)系統(tǒng)的可視化的環(huán)境，System Generator以一個(gè)被稱為Xilinx blockset 塊包含在MATLAB/Simulink庫(kù)里，并且System Generator作為一個(gè)軟件把Simulink模型翻譯成一個(gè)硬件可執(zhí)行的模型。System Generator把在Simulink中定義的系統(tǒng)參數(shù)對(duì)應(yīng)成硬件實(shí)現(xiàn)時(shí)的實(shí)體、構(gòu)造體、輸入輸出口、信號(hào)和屬性。此外，System Generator自動(dòng)地為FPGA的綜合，HDL仿真和實(shí)現(xiàn)工具生成命令檔。System Generator設(shè)計(jì)流程如圖2.8所示：

圖 2.8 SG設(shè)計(jì)流程

　　掃頻源需要輸出的頻率經(jīng)過單片機(jī)計(jì)算得到相對(duì)應(yīng)得DDS相位累加值，通過Gateway In1送入DDS模塊。鎖存信號(hào)經(jīng)過Gateway In2輸入FPGA，其上升沿將Gateway In1輸入的相位累加值鎖存到DDS中的相位累加值寄存器中。此時(shí)DDS模塊將會(huì)輸出對(duì)應(yīng)頻率 的掃頻信號(hào)。
　　經(jīng)過前級(jí)數(shù)據(jù)調(diào)理的輸入信號(hào)與掃頻信號(hào)在混頻器Mult中相乘后，頻譜被搬移到零頻和2 頻率處。將該信號(hào)經(jīng)過FIR低通濾波器濾除2 頻率處的頻率分量。
　　檢波模塊Convert用于將零頻附近的信號(hào)的最大峰值提取出來，經(jīng)過GateWay Out發(fā)送回單片機(jī)。

三、 測(cè)試說明
　　1、單頻信號(hào)的頻譜測(cè)試
　　輸入信號(hào)為單頻信號(hào)，有效值20mV mV，在10KHz至30MHz范圍內(nèi)測(cè)試信號(hào)中心頻率，并觀察示波器顯示譜線位置。

表 3.1 單頻信號(hào)的頻譜測(cè)試